この手順では、IP インテグレーター デザインをインプリメントし、ビットストリームを生成します。
- Flow Navigator で Project Manager をクリックし、[Project Manager] ビューに戻ります。
- [Sources] ウィンドウの [Design Sources] ツリー ビューの一番上に
design_1というブロック ダイアグラム オブジェクトが表示されます。 - このオブジェクトを右クリックして Generate Output Products をクリックします。
- [Generate Output Products] ダイアログ ボックスで Generate をクリックし、必要なソース ファイルの生成を開始します。
-
design_1オブジェクトを再び右クリックして Create HDL Wrapper をクリックし、[Let Vivado manage wrappter and auto-update] (Vivado でラッパーを自動管理) をオンにして OK をクリックします。[Design Sources] ツリーの一番上に design_1_wrapper.v ファイルが表示されます。これで、デザインを合成してインプリメンテーションし、FPGA プログラム ビットストリームを生成する準備ができました。
- Flow Navigator で Generate Bitstream をクリックし、残りのフローを実行します。
- Yes をクリックし、launch runs ウィンドウで OK をクリックして、合成およびインプリメンテーション ファイルを生成します。
- ビットストリーム生成が終了したら、ダイアログ ボックスで Open Implemented Design をオンにして OK をクリックします。
- インプリメント済みデザインを確認したら、Vivado IDE を閉じます。