HBM デバイスでの設計 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

AMD Virtex™ UltraScale+™ HBM デバイスには、デバイス ダイの横に 4 GB 高帯域幅メモリ (HBM) スタックが組み込まれています。SSI テクノロジを使用するデバイスは、デバイスの下部にあるシリコン インターポーザーを介して接続されているメモリコントローラーを使用して HBM スタックと通信します。各 Virtex UltraScale+ HBM デバイスには 1 つまたは 2 つの 4 GB HBM スタックが含まれているので、デバイスごとに 8 GB までの HBM があります。デバイスには、HBM との通信に使用される 32 個の HBM AXI インターフェイスが含まれます。ビルトイン スイッチにより柔軟なアドレス指定が可能で、32 個の HBM AXI インターフェイスどれでも、HBM スタックのいずれかまたは両方にあるどのメモリ アドレスにもアクセスできます。このデバイスと HBM スタック間の柔軟な接続は、フロアプランおよびタイミング クロージャで有益です。

次の図に、Virtex UltraScale+ vu13p デバイスと Virtex UltraScale+ HBM vu37p デバイスを示します。vu37p デバイスでは、vu13p デバイスの下の 2 つの SLR が HBM スタック (vu13p デバイスの SLR0) と 32 個の HBM AXI インターフェイスを含む SLR (vu13p デバイスの SLR1) に置き換えられています。上の 2 つの SLR は、vu13p と vu37p デバイスで同一です。

図 1. vu13p および vu37p デバイスの [Device] ビュー

vu37p デバイスでは、SLR0 に 4 つの PCIE4C サイト、2 つの ILKNE4 サイト、および 32 個の HBM AXI インターフェイスが含まれます。Virtex UltraScale+ HBM SLR0 の 4 つの PCIE4C サイトは、VCCINT が 0.72V のときに PCIe Gen3 x 16 を使用した CCIX (Cache Coherent Interconnect for Accelerators) プロトコルが可能です。

図 2. Virtex UltraScale+ HBM vu37p デバイスの SLR0