I/O プランニングは、次のいずれかのプロジェクト タイプで実行できます。
- I/O プランニング プロジェクト
- I/O プランニング プロジェクトは簡単なエントリ ポイントで、一部の I/O 制約を指定して、定義したピンから最上位 RTL ファイルを生成できます。
- RTL プロジェクト
- RTL プロジェクトでは、合成およびインプリメンテーションが可能であり、より包括的なデザイン ルール チェック (DRC) を実行できます。また、IP コアも生成できます。これは、メモリ インターフェイスのピン配置プランニングおよび GT を使用するコアで重要です。
ヒント: I/O プランニング プロジェクトから開始して、後で RTL プロジェクトに変換することもできます。
合成後のネットリストでは、さらに包括的な DRC を実行できます。インプリメンテーションおよびビットストリーム生成後も同様です。このため、AMDでは、クロック コンポーネントと一部の基本的なロジックを含むスケルトン デザインを使用して、DRC を実行することをお勧めします。これにより、後でボードで問題が発生しないピン定義を作成できます。
推奨されるサインオフ プロセスは、RTL プロジェクトをビットストリーム生成まで実行し、すべての DRC を実行する方法です。ただし、デザイン サイクルによってはそれほど時間がなく、合成可能な RTL が作成される前に I/O コンフィギュレーションを定義することが必要な場合もあります。Vivado ツールでは RTL 作成前に I/O プランニングを実行できますが、この時点で実行可能な DRC チェックは限られます。また、I/O 規格とピン割り当てを含むダミーの最上位デザインを作成すると、バンク規則に関連する DRC を実行するのに役立ちます。