ほとんどのタイミング違反は内部パスで発生します。I/O 制約は、特にソース レジスタとデスティネーション レジスタが I/O バンク内にある場合は、最初のベースライン制約の作成時には必要ありません。I/O タイミング制約は、デザインおよびほかの制約が安定し、タイミング クロージャがほぼ達成されてから追加します。
ヒント:
config_timing_analysis -ignore_io_paths yes Tcl コマンドを使用すると、インプリメンテーション中およびタイミング情報を使用するレポートですべての I/O パスのタイミングを無視できます。このコマンドは、デザインをメモリに開く前または開いた直後に手動で入力する必要があります。RTL 設計者の推奨事項に基づき、タイミング例外は制限して使用し、実際のタイミング問題を隠すために使用しないでください。この段階の前に、クロック間のフォルス パスまたはクロック グループを確認し、確定しておく必要があります。
IP 制約は、すべて保持する必要があります。IP タイミング制約がないと、既知のフォルス パスがタイミング違反としてレポートされる可能性があります。