IP の使用 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

IP の中には、クロック構造を作成できるものもあります。特に Clocking Wizard および IO Wizard を使用すると、次を含むクロック リソースおよび構造を簡単に選択および作成できます。

  • BUFG
  • BUFGCE
  • BUFGCE_DIV (UltraScale デバイス)
  • BUFGCTRL
  • BUFIO (7 シリーズ デバイス)
  • BUFR (7 シリーズ デバイス)
  • 次のようなクロック調整ブロック:
    • MMCM (Mixed Mode Clocking Manager)
    • 位相ロック ループ (PLL) コンポーネント

PCIe または Transceiver Wizard などのさらに複雑な IP には、IP の一部としてクロック構造が含まれていることもあります。正しく考慮すれば、これによりクロック リソースがさらに追加されます。正しく考慮しない場合、デザインの残りの部分でクロック オプションの一部が制限される可能性があります。

AMDでは、すべてのインスタンシエート済み IP のクロック要件、機能、リソースをよく理解し、できるだけデザインのほかの部分で利用できるようにしておくことをお勧めします。