In-System IBERT コアを使用すると、UltraScale および UltraScale+ デバイスのトランシーバーの RX データに対するアイ スキャン プロットを使用した RX マージン解析が可能になります。GTH/GTY トランシーバーを設定および調整でき、トランシーバーのダイナミック リコンフィギュレーション ポート (DRP) と通信するロジックを介してアクセス可能です。このコアを使用して、属性設定と、rxrate、rxlpmen、txdiffctrl、txpostcursor、および txprecursor ポートの値を制御するレジスタを変更できます。
デザインをデバイス上にプログラムすると、ハードウェア マネージャーの Vivado シリアル I/O 解析ツールは JTAG を介してコアと通信します。デザインごとに、In-System IBERT のインスタンスが 1 つあります。In-System IBERT は、デザインで使用されているすべての GT で使用できます。ただし、異なる GT タイプ (GTH、GTY など) には、別の In-System IBERT コアを生成する必要があります。
In-System IBERT デザインを内部システム クロックを使用して作成すると、スキャンが実行されないようにすることができます。アイ スキャンを作成すると、ステータスが In Progress から Incomplete に変ります。内部システム クロック (MGTREFCLK) を In-System IBERT IP の clk/drpclk_i 入力に接続すると、アイ スキャンのステータスは Incomplete になります。
このコアの詳細は、 『In-System IBERT LogiCORE IP 製品ガイド』 (PG246) を参照してください。