MMCM または PLL の外部フィードバック ループ遅延 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

内部クロック遅延ではなくボード遅延を補正するために MMCM または PLL フィードバック ループを接続する場合、set_external_delay コマンドを使用してデバイス外のベスト ケースとワースト ケースの遅延を指定する必要があります。この遅延を指定しないと、MMCM または PLL に関する I/O タイミング解析が不適切なものとなり、タイミング クロージャが不可能になる可能性があります。また、外部補正を使用している場合は、通常どおりにボードでのクロック トレース遅延を考慮するだけではなく、入力および出力の遅延制約値を適切に変更する必要があります。