SSI のピン配置に関する注意事項 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

特定の SLR に配置されているコンポーネントのピンは、同じ SLR 内に配置します。たとえば、外部インターフェイスの一部としてデバイスの DNA 情報を使用する場合は、そのインターフェイスのピンを DNA_PORT が存在するマスター SLR に配置します。そのほかに、次の事項を考慮する必要があります。

  • 1 つのインターフェイスに含まれるすべてのピンを同じ SLR にグループ化します。
  • 複数の SLR のコンポーネントを駆動する信号は、中央の SLR に配置します。
  • SLR 間でクロック兼用 I/O (CCIO) またはクロック マネージメント タイル (CMT) コンポーネントをバランスよく使用します。
  • SLR 間をまたぐパスを削減します。