UltraFast 設計手法 DRC の使用 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

Vivado Design Suite には、report_methodology Tcl コマンドを使用して実行可能な設計手法関連の DRC が複数含まれます。このコマンドは、次の各設計段階で実行できます。

  • エラボレート済み RTL デザインで合成前に実行して、RTL のコンストラクトを検証。
  • 合成後に実行して、ネットリストおよび制約を検証。
  • インプリメンテーション後に実行して、制約およびタイミング関連の問題を検証。

設計手法 DRC の詳細は、 『Vivado Design Suite Tcl コマンド リファレンス ガイド』 (UG835)report_methodology Tcl コマンドを参照してください。