UltraScale デバイスには、以前のデバイス アーキテクチャとは異なるクロッキング構造が含まれており、グローバル クロックとリージョナル クロックの違いがあいまいになっています。UltraScale デバイスには 7 シリーズのようにリージョナル クロック バッファーはなく、ロードがローカル/リージョナルかグローバルかにかかわらず、共通のバッファーおよびクロック配線構造が使用されます。
UltraScale デバイスには、より小さい固定サイズのクロック領域が含まれ、クロック領域の幅はデバイス幅の半分ではありません。各行のクロック領域の数は、UltraScale デバイスごとに異なります。各クロック領域には、24 本の垂直方向/水平方向の配線トラックと 24 本の垂直方向/水平方向の分配トラックに分割されるクロック ネットワーク配線が含まれます。次の図に、36 個のクロック領域 (6 列 x 6 行) を含むデバイスを表示します。同等の 7 シリーズ デバイスには、12 個のクロック領域 (2 列 x 6 行) が含まれます。
クロッキング アーキテクチャは、特定の配置のクロック バッファーとロードを接続するのに必要なクロック リソースのみが使用されるように設計されるので、ロードのないクロック領域でリソースが無駄に使用されることはありません。クロック リソースが効率的に使用されると、アーキテクチャでより多くのデザイン クロックをサポートできるようになるほか、パフォーマンスおよび消費電力のためにクロック特性も改善されます。クロック タイプおよび関連のクロック構造は、ドライバーおよび使用法によって次の主なカテゴリに分類されます。
- 高速 I/O クロック
これらのクロックは高速 SelectIO™ インターフェイスのビット スライス ロジックに関連付けられており、PLL により生成され、専用の低ジッターのリソースを介して高速 I/O インターフェイスのビット スライス ロジックに配線されます。通常、このクロッキング構造はメモリ IP や High Speed SelectIO Wizard などのAMD IP で作成されて制御され、ユーザーは指定しません。
- 汎用クロック
これらのクロックは、ほとんどのクロック ツリー構造で使用され、GCIO パッケージ ピン、MMCM/PLL、またはファブリック ロジック セル (通常は推奨されない) により供給されます。汎用クロッキング ネットワークは、I/O 列を含むどのクロック領域でも使用可能な BUFGCE/BUFGCE_DIV/BUFGCTRL バッファーで駆動する必要があります。各クロック領域で 24 個までの固有のクロックをサポートでき、ほとんどの UltraScale デバイスでクロック トポロジ、ファンアウト、ロード配置によって 100 個以上のクロック ツリーをサポート可能です。
- ギガビット トランシーバー (GT) クロック
ギガビット トランシーバー (GTH または GTY) の送信クロック、受信クロック、および基準クロックでは、GT を含むクロック領域の専用クロッキングが使用されます。GT クロックを使用すると、次を達成できます。
- BUFG_GT バッファーを使用して汎用クロッキング ネットワークを駆動し、ファブリック内のロードを接続
- 同じまたは異なるクワッドの複数トランシーバー間でクロックを共有