XDC テンプレートの使用: ソース同期インターフェイス - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

AMDでは、ソース同期インターフェイスに I/O 制約テンプレートを使用することをお勧めします。ソース同期制約は、複数の方法で記述できます。Vivado Design Suite に含まれるテンプレートは、デフォルトのタイミング パス要件に基づいています。構文はシンプルですが、セットアップ解析が同じエッジ (0 サイクル) ではなく異なるソース エッジおよびデスティネーション エッジ (1 サイクルまたは 1/2 サイクル) で実行されることを考慮して、遅延値を調整する必要があります。タイミング レポートでは、クロック エッジが直接ハードウェアの実際のクロック エッジに対応しないので、解読しにくい場合があります。Vivado IDE でこれらのテンプレートを開くには、Tools > Language Templates > XDC > Timing Constraints > Input Delay Constraints > Source Synchronous をクリックします。