XPIO と PL のインターフェイスのタイミング手法 - 2023.2 日本語

ハードウェアの XPIO プログラマブル ロジック (PL) インターフェイスの間に境界ロジック インターフェイス フリップフロップがあり、これをタイミングを向上するために使用できます。XPHY ロジック、I/O ロジック、およびクロック調整ブロックなどの XPIO の専用ブロックには、境界ロジック インターフェイス フリップフロップがあります。デザインのフリップフロップに境界ロジックインターフェイス (BLI) 制約を適用すると、デザインの配置時にこのハードウェア機能を自動的に活用できます。この例では、XPIO の I/O ロジック セル ODDRE1 および IDDRE1 との間のデータパスに BLI フリップフロップを利用しています。

set_property BLI TRUE [get_cells {oddr_D1_BLI_reg oddr_D2_BLI_reg}]
set_property BLI TRUE [get_cells {iddr_Q1_BLI_reg iddr_Q2_BLI_reg}]]

次の図に、BLI プロパティを TRUE に設定した場合の配置と接続の結果を示します。