loops および latch_loops - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

タイミング ループはタイミング エンジンにより分割されるので、理想的なデザインには組み合わせループは含まれません。分割されたパスは、タイミング解析ではレポートされず、インプリメンテーション中に評価されません。これにより、全体的なタイミング要件は満たされていても、ハードウェアでの動作が正しいものではなくなる可能性があります。