このユーザー ガイドについて - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

このガイドでは、システム統合およびデザイン インプリメンテーションの両方で生産性を最大限にするためのベスト プラクティスを示します。次のトピックの概要、設計ガイドライン、デザインの決定事項のトレードオフを示します。

ボードおよびデバイス プランニング
デザイン作成前に達成しておくことをAMDが推奨する決定事項とデザイン タスクについて説明します。I/O およびクロック プランニング、PCB レイアウトの考慮事項、デバイス容量、スループット評価、代替デバイスの定義、消費電力の見積もり、デバッグなどが含まれます。
RTL を使用したデザインの作成
RTL の定義、IP の設定と管理、制約の割り当てなどのベスト プラクティスを説明します。
デザイン制約
適切なタイミング、消費電力、および物理制約を作成するための推奨事項と、合成およびインプリメンテーションで使用される追加の制約、属性、およびその他の要素を指定するための推奨事項を示します。
デザイン インプリメンテーション
デザインを合成およびインプリメントするために使用可能なオプションとベスト プラクティスを説明します。
デザイン クロージャ
デザインのタイミング クロージャや消費電力の削減に使用するさまざまなデザイン解析およびインプリメンテーション手法について説明します。ハードウェア検証用のデバッグ ロジックを追加する際の注意事項についても説明します。

このガイドには、Vivado Design Suite ユーザー ガイド、Vivado Design Suite チュートリアル、および QuickTake ビデオ チュートリアルなどのその他の資料へのリファレンスも含まれます。このガイドはそれらの資料に置き換わるものではありません。AMDでは、ツールの使用方法および設計手法を含む詳細および最新情報は、これらの資料を参照することをお勧めします。

この情報は Vivado Design Suite 用に記述されていますが、ほとんどの概念的な情報は ISE® Design Suite にも応用できます。