カスタム ストラテジ - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

定義済みのストラテジでタイミングが満たされない場合は、-directive オプションを手動で組み合わせて試すことができます。配置は通常デザインの達成可能なデザイン クロック周波数に最も影響するので、I/O ロケーション制約のみを使用して配置制約なしで配置の -directive オプションのさまざまな指示子を試すと有益な場合があります。各配置の実行で WNS および TNS の両方を配置ログで確認することにより、最高のタイミング結果が得られた -directive オプションの 2 つまたは 3 つの指示子を、ダウンストリームのインプリメンテーション フローの基準として選択できます。

ヒント: 指示子のリストとその機能の説明を表示するには、インプリメンテーション コマンドを -help オプションを指定して実行します (place_design -help など)。ストラテジの詳細は、 『Vivado Design Suite ユーザー ガイド: インプリメンテーション』 (UG904)このセクションを参照してください。

これらの各チェックポイントに対して、phys_opt_design および route_design で -directive オプションのいくつかの指示子を試し、見積もりまたは最終 WNS/TNS が最適なもののみを保持できます。非プロジェクト モードでは、Tcl スクリプトでフローを明示的に指定し、最高のチェックポイントを保存する必要があります。プロジェクト モードでは、配置の -directive オプションの各指示子に対して個別にインプリメンテーション run を作成し、配置までを実行します。配置後は、最高の結果が得られた run でインプリメンテーションを続行します (Tcl ポスト スクリプトで判断)。

物理制約 (Pblock、DSP および RAM マクロ制約) を使用すると、配置で最適なソリューションが見つけられなくなることがあります。AMD では、配置の -directive オプションを指定する場合は Pblock 制約を設定しないことをお勧めします。-directive オプションを使用して配置を実行する前に Pblock を削除するには、次の Tcl コマンドを使用できます。

delete_pblock [get_pblocks *]

place_design -directive <directive> を実行して最高の結果の配置を解析すると、デザインをフロアプランまたはブロック RAM マクロまたは DSP マクロの配置を再利用するためのテンプレートを取得することもできます。これにより、各実行で安定した結果が得られるようになります。