クロック エレメントをできるだけ最上位の近くに挿入すると、モジュール間でクロックを共有しやすくなります。クロックの共有により必要なクロック リソースが削減され、リソース使用量、最大クロック周波数、および消費電力が改善する可能性があります。
クロックが作成されるモジュール以外では、クロック パスはモジュールのみを駆動する必要があります。最上位からダウンストリームのモジュールを介して最上位にまた戻るようなパスは、VHDL シミュレーションでデバッグが困難で時間がかかるデルタ サイクル問題の原因となります。