クロック プリミティブ - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

ほとんどのクロックは、グローバル クロック兼用 I/O (GCIO) ピンを介してデバイスに入力されます。これらのクロックは、クロック バッファーを介してクロック ネットワークを直接駆動するか、I/O 列に隣接するクロック マネージメント タイル (CMT) にある PLL または MMCM により変換されます。

CMT には、次のクロック リソースが含まれます。

  • クロック生成ブロック
    • 2 つの PLL
    • 1 つの MMCM
  • グローバル クロック バッファー
    • 24 個の BUFGCE
    • 8 個の BUFGCTRL
    • 4 個の BUFGCE_DIV
注記: ボンディングされていない I/O を含む I/O 列に隣接する CMT 内のクロック リソースは、使用可能です。

GT ユーザー クロックは、BUFG_GT バッファーを介してグローバル クロック ネットワークを駆動します。GTH/GTY 列に隣接するクロック領域ごとに 24 個の BUFG_GT バッファーがあります。

次に、UltraScale デバイスの各クロック バッファーについて簡単に説明します。

  • BUFGCE

    最もよく使用されるバッファーです。クロック イネーブル/ディスエーブル機能を持つ汎用クロック バッファーで、7 シリーズの BUFHCE と同等のバッファーです。

  • BUFGCE_DIV

    クロックの単純な分周が必要な場合に便利です。単純なクロック分周には、MMCM または PLL を使用するよりも BUFGCE_DIV を使用した方が簡単で消費電力も低くなります。また、正しく使用すれば、クロック乗せ換えにおいて、MMCM または PLL を使用するよりもクロック ドメイン間のスキューが小さくなることがあります。BUFGCE_DIV は、7 シリーズ デバイスの BUFR ファンクションの代わりによく使用されますが、グローバル クロック ネットワークを駆動できるので、BUFR コンポーネントよりも多くの機能があります。

  • BUFGCTRL (および BUFGMUX)

    BUFGCTRL は BUFGMUX としてインスタンシエートでき、通常は複数のクロック ソースを 1 つのクロック ネットワークに多重化する際に使用されます。BUFGCE および BUFGCE_DIV と同様に、リージョナル クロッキングまたはグローバル クロッキングのいずれかのクロック ネットワークを駆動できます。

  • BUFG_GT

    GT で生成されたクロックを使用する場合、BUFG_GT クロック バッファーを使用するとクロック ネットワークへの接続が可能になります。ほとんどの場合、BUFG_GT は 1 つまたは 2 つの隣接クロック領域にあるロードを駆動するリージョナル バッファーとして使用されます。BUFG_GT にはビルトインのダイナミック クロック分周機能があり、MMCM の代わりにクロック レートを変更するために使用できます。

Vivado IDE のクロック使用率レポートを使用して、クロック リソースの使用率およびクロック配置を視覚的に解析できます。次の図に、Device ウィンドウにクロック領域ごとのクロック リソース使用率を表示した例を示します。このレポートの詳細は、 『Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック』 (UG906) を参照してください。

図 1. クロック使用率レポート

BUFGCE、BUFGCE_DIV、および BUFGCTRL の詳細は、 『UltraScale アーキテクチャ クロッキング リソース ユーザー ガイド』 (UG572) を参照してください。BUFG_GT バッファーの接続および使用の詳細は、該当する UltraScale アーキテクチャ トランシーバー ユーザー ガイドを参照してください。

  • 『UltraScale アーキテクチャ GTH トランシーバー ユーザー ガイド 』 (UG576)
  • 『UltraScale アーキテクチャ GTY トランシーバー ユーザー ガイド』 (UG578)