クロックまたはデータパスにゲートを付ける - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

クロックまたはデータパスにゲートを付けるのは、これらのパスの結果が使用されない場合に、遷移を停止するためによく使用される方法です。クロックにゲートを付けると、駆動されているすべての同期ロードが停止し、データパス信号が切り替わらなくなり、グリッチが伝搬されなくなります。

消費電力の最適化 (power_opt_design) を使用すると、信号ゲーティング ロジックを自動的に生成し、スイッチング アクティビティを削減できます。ただし、ツールでは認識されず、設計者のみが指定可能なアプリケーション、データフロー、および依存性に関する情報もあります。