デザインのクロック乗せ換え (CDC) 回路は、デザインの信頼性に直接影響します。独自の回路を設計することも可能ですが、Vivado Design Suite でその回路が認識されるようにし、ASYNC_REG 属性を正しく設定する必要があります。AMD では、次のように正しい回路デザインを確実にするため、XPM を提供しています。
-
place_designで同期回路の平均故障間隔 (MTBF) を削減する特定の機能を実行する。 -
report_synchronizer_mtbfで確実に認識されるようにする。 -
report_cdcのエラーおよび警告を回避する。これらのエラーおよび警告は、イテレーションが長いデザイン サイクルの後の方でよく発生します。
ヒント: 安全に無視できる CDC 違反は、除外してレポートされないようにすることができます。詳細は、
『Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック』 (UG906) のこのセクションを参照してください。
非同期クロック乗せ換えの場合、または 2 つの同期クロック間のタイミングを緩和するためにフォルス パス制約を追加する場合は、CDC 回路が必要です。XPM を使用すると、クロック乗せ換えに 1 ビットまたは複数ビット バスを選択できます。