ソース クロックとデスティネーション クロックが同じタイミング パスの使用 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

ソース クロックとデスティネーション クロックが同じで同じクロック バッファーにより駆動されるタイミング パスでは、通常スキューは非常に小さくなります。これは、次の図に示すように、共通ノードが最下位クロック ピンの近くの専用クロック ネットワークに配置されているからです。

図 1. 共通ノードが緑色のネットに配置された典型的な同期クロッキング トポロジ

共通ノードはデザインの物理データベースにのみ含まれ、論理ビューには含まれないので、タイミング レポートのクロック パスを解析しても、共通ノードの前後の遅延は個別には示されません。そのため、共通ノードは Vivado IDE の Device ウィンドウで Routing Resources をオンにすると表示されますが、Schematic ウィンドウには表示されません。タイミング レポートでは、スキュー算出のサマリと、ソース クロック遅延、デスティネーション クロック遅延、共通ノードを調整する Clock Pessimism Removal (CPR) のみが示されます。