タイミング レポートを使用して消費電力最適化の影響を確認 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

消費電力最適化では、消費電力を最大限に削減しながら、タイミングへの影響は最小限に抑えます。消費電力最適化によりタイミングが悪化した場合は、この影響を補正するための手法を使用できます。

可能な場合、タイミング クリティカルでないクロック ドメインまたはモジュールを特定し、set_power_opt XDC コマンドを使用してそれらのみに消費電力最適化を適用します。最もクリティカルなクロック ドメインがデザインの大部分を占めている場合や、電力の大部分を消費している場合は、クリティカル パス上のセルで IS_CLOCK_GATEDTRUE に設定され、このパスが消費電力最適化の結果であることが示されていないかを確認します。次のインプリメンテーションで消費電力が大きくなってもタイミングが向上するようにするには、set_power_opt XDC 制約を使用してクリティカル パスの消費電力が最適化されたセルの消費電力最適化をディスエーブルにし、その set_power_opt XDC 制約を含めてインプリメンテーションを再実行するか、Tcl コマンドを使用してインプリメンテーションを再実行します。

次の Tcl 例では、タイミングが満たされていない上位 100 個のパスにあるセルの消費電力最適化をディスエーブルにしています。

set pwr_critical_cells [get_cells -of [get_timing_paths -slack_lesser_than 0 -max_paths 100] -filter {IS_CLOCK_GATED}]
set_power_opt -exclude_cells $pwr_critical_cells