デザイン インプリメンテーション - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

デバイスを選択し、IP を選択および設定して、RTL および制約を記述したら、インプリメンテーションを実行します。インプリメンテーションでは、合成と配置配線を介してデザインがコンパイルされ、デバイスのプログラムに使用するファイルが生成されます。インプリメンテーション プロセスでは、反復作業が必要な場合があります。この章では、インプリメンテーションの各段階を説明し、特別な注意が必要な点を指摘し、問題を特定して回避するためのヒントおよび手法を示します。

重要: 新しいブロックを追加したり、AMD Vitis™ ツールのプラットフォームを生成したりする前に、合成とインプリメンテーションがエラーなしで実行され、タイミング違反が最小限であることを検証する必要があります。
注記: インプリメンテーション段階は、Vitis 環境フローの一部として自動的に実行されます。この章で説明されている手法を Vitis コマンド ライン オプションおよびコンフィギュレーション ファイルを使用して適用することで、タイミング クロージャと達成可能な最大クロック周波数を向上できます。詳細は、 Vitis 統合ソフトウェア プラットフォームの資料 を参照してください。