デザイン制約 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

デザイン制約は、デザインがハードウェアで正しく機能するようにするために、コンパイル フローで満たす必要のある要件を定義します。複雑なデザインの場合は、ツールに対してガイダンスを定義してタイミング クロージャを達成しやすくすることもできます。すべての制約がコンパイル フローのすべての段階で使用されるわけではありません。たとえば、物理制約はインプリメンテーション段階 (最適化、配置、および配線) でのみ使用されます。

合成およびインプリメンテーション アルゴリズムはタイミング ドリブンなので、適切なタイミング制約を作成することが重要になります。デザインの制約を厳しくしすぎたり緩くしすぎたりすると、タイミング クロージャを達成するのが困難になります。アプリケーションの要件に合った適度な制約を使用する必要があります。制約に関する詳細は、次の資料を参照してください。

  • 『Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック』 (UG906)
  • ウェブサイトの Vivado Design Suite ビデオ チュートリアル ページにあるデザイン制約の適用に関するビデオ チュートリアル
注記: 従来のデザイン フローとプラットフォーム ベースのデザイン フローでは、デザイン制約が同じように使用されます。ただし、プラットフォーム ベースのデザインでは、デザインのスタティック領域とダイナミック領域の境界を通過する信号に特に注意が必要です。これらの信号を適切に制約することで、柔軟性が確保され、プラットフォームのリビジョンが最小限に抑えられます。