各ポートで、パスの回路図をシーケンシャル セルの最初のレベルまで展開し、これらのセルのクロック ピンからクロック ソースまでたどります。この方法は、ファンアウトの大きいネットに接続されたポートでは困難です。