デザイン解析レポートの使用 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

タイミング クロージャを達成するのが困難な場合、またはアプリケーションの全体的なパフォーマンスを向上しようとしている場合は、合成の実行後、およびインプリメンテーション フローの各段階の後に、デザインの特性を確認する必要があります。QoR 解析では、グローバルおよびローカルの複数の特性を同時に見て、デザインおよび制約に最適でないものがあるか、ターゲット デバイスおよびインプリメンテーション ツールに適切でないロジック構造があるかを確認します。report_design_analysis コマンドを実行すると、論理特性、タイミング特性、物理特性が表示され、QoR の根本的な原因を簡単に解析できます。

注記: report_design_analysis コマンドでは、タイミング制約が完全であるか正確であるかはレポートされません。
ヒント: Vivado IDE でデザイン解析レポートを実行すると、表示が向上し、自動フィルターおよびクロスプローブが提供されます。

次のセクションでは、タイミング パス特性解析についてのみ説明します。デザイン解析レポートには、密集およびデザインの複雑性に関する有益な情報も含まれます。