データパスの論理境界にレジスタを付ける - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

階層境界の出力にレジスタを付けて、クリティカル パスが 1 つのモジュールまたは境界内に含まれるようにします。階層境界の入力にもレジスタを付けることを考慮してください。タイミング パスが 1 つのモジュール内にあると、複数のモジュール間をまたいでいるよりも解析および修正が簡単です。階層境界でレジスタが付いていないパスはすべて階層を再構築 (rebuild) またはフラット化 (flat) するオプションを使用して合成し、階層間で最適化が実行されるようにする必要があります。データパスの論理境界にレジスタを付けると、階層間の最適化が最小限に抑えられ、ロジックがモジュール間で移動しないので、デザイン プロセス全体でデバッグの際にトレースしやすくなります。