ピン配置選択の一般的なガイドライン - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

次に、一般的なガイドラインを示します。

  • 同じインターフェイスのデータ ピン、アドレス ピン、制御ピンを同じバンクにグループ化します。これらのコンポーネントを同じバンクにグループ化できない場合、隣接するバンクにグループ化します。
    注記: SSI テクノロジ デバイスでは、隣接するバンクも同じ SLR (Super Logic Region) 内に配置する必要があります。
  • インターフェイス制御信号 (クロック、イネーブル、リセット、ストローブ) を、制御の対象となるデータ バスの中央に配置します。
  • デザイン全体で使用されるファンアウトの大きい制御信号を、デバイス中央に配置します。
    注記: SSI テクノロジ デバイスでは、これらの信号は、駆動先の SLR コンポーネントの中央にある SLR に配置します。