ファンアウトの大きいネットをグローバル配線に移動 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語
注記: この最適化手法は、report_qor_suggestions Tcl コマンドにより自動的に適用されます。

低速クロック ドメインのファンアウトの大きいネットは、ドライバーとロードの間にクロック バッファーを挿入することにより、グローバル配線に移動できます。この最適化は、使用されているクロック バッファーの数が少なく、ネットで駆動されるロジックのクロック周期がターゲット デバイスおよびスピード グレードの制限を超える場合にのみ、ファンアウトが 25000 を超えるネットに対して opt_design で自動的に実行されます。

RTL ファイルまたは制約ファイル (XDC) で CLOCK_BUFFER_TYPE 属性を設定すると、synth_design および opt_design でクロック バッファーの挿入を強制的に実行できます。次に例を示します。

set_property CLOCK_BUFFER_TYPE BUFG [get_nets netName]

グローバル クロック配線を使用すると、ネット遅延は大きくなりますが、配線が最適なものになります。最適な配線遅延を得るには、クロック バッファーで中間組み合わせロジックを介さずにシーケンシャル ロードを直接駆動します。ほとんどの場合、opt_design でシーケンシャルでないロードが並列にクロック バッファーに再接続されます。必要に応じてクロック バッファーに DONT_TOUCH を適用すると、この最適化が実行されるのを防ぐことができます。ファンアウトの大きいネットが制御信号である場合、ロードが専用クロック イネーブルまたはセット/リセット ピンでない理由を調べる必要があります。

配置では、ファンアウトの大きいネット (ファンアウト > 10000) もクロックの配線が実行された後に使用可能なグローバル配線に自動的に配線されます。この最適化は配置フローの後の方で実行され、タイミングが悪化しない場合にのみ実行されます。この機能は、-no_bufg_opt オプションを使用するとディスエーブルになります。