フロアプラン - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

フロアプランを使用すると、高レベルの階層レイアウトや詳細な配置を指定できます。これにより、QoR が向上し、予測可能な結果が得られるようになります。最悪の問題または最も一般的な問題を修正すると、最も大きく改善します。たとえば、スラックが大幅に悪いパス、またはロジック段数が多いパスがある場合、Pblock を使用してそれらのパスをデバイスの同じ領域にグループ化するなどして修正します。フロアプランは、デザイン全体に対して実行するのではなく、必要な部分のみに制限します。

I/O に接続されるロジックを I/O の近くにフロアプランすると、結果が向上する可能性があり、コンパイル反復実行において一定した結果が得られるようになります。通常は、Pblock のサイズをクロック領域内に収めるのが最適です。このようにすると、配置が最も柔軟に実行されます。複数の Pblock が重なっている部分があると、共有エリアの密集度が高くなる可能性があるので、Pblock が重ならないようにします。2 つの Pblock 間にそれらを接続する信号が多数ある場合は、これらの Pblock を 1 つの Pblock にまとめることを考慮します。また、Pblock 間をまたぐネットの数を最小限に抑えます。

ヒント: Vivado Design Suite を新しいバージョンにアップグレードする際は、まず Pblock なしまたは最小限の Pblock (SLR レベルの Pblock のみなど) でコンパイルし、タイミング クロージャを達成するのに問題があるかどうかを確認してください。以前のバージョンでは QoR の向上に効果的であった Pblock が、新しいバージョンのツールでは最適なインプリメンテーションを見つけるのを妨げる可能性があります。

SSI テクノロジ デバイスでは、SLR Pblock またはソフト フロアプラン制約 (USER_SLR_ASSIGNMENT) を使用することも考慮してみてください。