ブロック レベル合成ストラテジを使用したネットリストの向上 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

ほとんどのデザインではデフォルトの Vivado 合成設定でタイミング要件を満たすことができますが、大型で複雑なデザインでは通常、タイミング クロージャを達成するために異なる階層に合成ストラテジを組み合わせて使用する必要があります。

たとえば、1 つのモジュールではタイミング クリティカルなファンクションをインプリメントするのに MUXF* リソースの使用が必要であり、デザインのその他の部分ではロジックを MUXF* にインプリメントするよりも LUT にインプリメントした方が密集を削減できる場合などです。この場合、タイミング クリティカルなモジュールに PERFORMANCE_OPTIMIZED ストラテジを使用し、デザインのその他の部分は密集を削減するために Flow_AlternateRoutability ストラテジを使用して合成します。