ボード回路図の確認 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

ボード上の別のデバイス インターフェイスに接続されているポートのグループに対しては、AMD デバイスと外部デバイス インターフェイスの両方に接続されているボード クロックを入力または出力遅延制約の基準クロックとして使用できます。関連するポートのグループのタイミングを制御するには、ボード クロックが I/O ポートのタイミングのために内部で変換され、デザインでAMD デバイス内の同じクロックが生成されるようになっていることを外部デバイスのデータシートで確認する必要があります。