リセット - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

リセットは、最もよく使用される重要な制御信号の 1 つです。リセットは、デザインの最大クロック周波数、エリア、および消費電力に大きく影響します。

推論された同期コードには、次のようなリソースが使用される可能性があります。

  • LUT
  • レジスタ
  • SRL
  • ブロックまたは LUT メモリ
  • DSP48 レジスタ

リセットの選択および使用がこれらのコンポーネントの選択にも影響し、デザインに対して最適なリソースが使用されないことがあります。配列にリセットを誤って配置すると、1 つのブロック RAM が推論される代わりに、何千個ものレジスタが推論されてしまう可能性があります。

乗算器の入力または出力に非同期リセットを記述すると、レジスタが DSP ブロックではなく、スライスに配置されることがあります。このような状況では追加のリソースが使用され、消費電力とデザイン パフォーマンスに悪影響を与える可能性があります。