レジスタにフィードバック構造がないことを確認 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

レジスタにフィードバック ロジックがないことを確認してください。フィードバック ロジックは、最適化を妨げます。次の例では、アドレス レジスタは RAM と加算器の両方を駆動します。これは、レジスタをブロック RAM 内にに配置できないということです。生成される回路はブロック RAM で、dout レジスタが RAM 内に配置され、RAM が完全に同期になります。ただし、RAM で出力レジスタが使用されないので (DOA_REG および DOB_REG は 0 に設定)、非効率的です。

図 1. RAM ブロック周辺のレジスタにフィードバックがないことを確認