ローカル クロックを避ける - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

ローカル クロックは、専用グローバル クロック リソースではなく通常のファブリック リソースを使用して配線されるクロック ネットです。ほとんどの場合、Vivado 合成および Vivado ロジック最適化により、アーキテクチャで必要な位置またはクロック ロードが 30 を超えるクロック ネットにクロック バッファーが挿入されます。ローカル クロックは、次のような場合に使用されます。

  • グローバル クロックがファブリック ロジックにインプリメントされたカウンターにより分周される
  • クロック ゲーティング変換でクロック パスからすべての LUT を削除できない
  • 7 シリーズ デバイスで使用されているクロック バッファーが多すぎる
    注記: UltraScale デバイスには 7 シリーズ デバイスよりも多くのクロック バッファーがあり、ファンアウトの小さいクロック バッファーの使用は通常問題となりません。

通常は、ローカル クロックの使用は避けてください。ローカル クロックを使用すると、インプリメンテーションで次のような問題が発生する可能性があります。

  • クロック スキューが予測不可能になり、タイミング クロージャを達成するのが困難になる
  • 配線で特別な配慮が必要なファンアウトが小から中のネットが増加し、配線性の問題が発生する可能性がある
    ヒント: ローカル クロックによりタイミング QoR の問題が発生する場合は、Pblock を使用してクロック ドライバーとロードをフロアプランしてみてください。report_clock_utilization を使用してローカル クロックの位置を特定し、クロック配置を確認して、その数を削減するか影響を低減する方法を決定します。