不要なパイプラインを回避 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

使用率の高いデザインでは、パイプライン処理が多すぎると最適な結果が得られないことがあります。たとえば、不要なパイプライン段があると、フリップフロップと配線リソースの数が増加し、使用率が高い場合に配置配線が制限されることがあります。

注記: 0/1 レベルのロジックを含むパスが多くある場合は、それが意図したものであることを確認してください。