デザインの各ポートのロケーションおよび I/O 規格を指定するだけでなく、入力および出力遅延制約を指定して、デバイスのインターフェイスに入出力される外部パスのタイミングを記述する必要があります。これらの遅延は、通常ボードで生成されてデバイスに入力されるクロックに対して定義されています。I/O パスがボード クロックとは異なる波形のクロックと関連している場合、遅延を仮想クロックに対して定義する必要のあることがあります。
重要: I/O 遅延は、ISERDES/OSERDES/IDDR/ODDR/IOB レジスタやファブリックなどの I/O ロジックを使用するインターフェイスに対してのみ制約できます。コンポーネント モードのタイミングについては、
『SelectIO インターフェイス コンポーネント プリミティブを使用する設計』 (XAPP1324) を参照してください。UltraScale デバイスで SelectIO をネイティブ モードで使用して作成された高速 I/O インターフェイスについては、アンサー 68618 を参照してください。