出力クロックの作成 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

デバイス外部のデバイスにクロックを供給するためにデバイスからクロックをフォワードするには、ODDR コンポーネントを使用するのが効率的です。入力の 1 つを High、それ以外を Low に接続すると、位相関係およびデューティ サイクルが適切に制御されたクロックを簡単に作成できます。たとえば、D1 ピンを 0 に、D2 ピンを 1 に保持すると、180 度の位相シフトを達成できます。セット/リセットおよびクロック イネーブルを使用すると、クロックを停止したり、一定期間極性を変更したりできます。

外部クロックにさらに詳細な位相制御が必要な場合は、MMCM または PLL を外部フィードバック補正、粗粒度または細粒度の固定または可変の位相補正と共に使用できます。これにより、ほかのデバイスへのクロック位相および伝搬時間を詳細に制御して、そのデバイスからの外部タイミング要件を単純化できます。