制御セットのガイドライン - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

次の表に、7 シリーズUltraScale デバイスで、ターゲット デバイスのサイズ別に推奨される制御セット数のガイドラインを示します。

表 1. 制御セットのガイドライン
ガイドライン 制御セットの割合
デバイスの制御セットの総数の 7.5% 未満
削減することを推奨 デバイスの制御セットの総数の 7.5% ~ 15%
削減が必要 デバイスの制御セットの総数の 15% を超える

これらのガイドラインは、次を前提としています。

  • 一般的に使用可能な制御セット数: 8 個の CLB レジスタごとに 1 つ
  • デバイスの制御セットの総数: CLB レジスタ数/8

デザインの制御セット数を調べるには、次のコマンドを使用します。

  • 配置前: report_control_sets -verbose
  • 配置後: report_utilization (テキスト モードのみ)
ヒント: デザインの小さな領域に多数の固有制御セットがあると、デバイスの対応するエリアでネット遅延または密集が発生する原因となることがあります。固有の制御セットが密集しているエリアを特定するには、Vivado IDE の Device ウィンドウで制御信号を異なる色でハイライトするなどして、配置を詳細に解析する必要があります。