制御信号および制御セット - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

制御セットとは、SRL、LUTRAM、またはレジスタを駆動する制御信号 (セット/リセット、クロック イネーブル、クロック) をまとめたもので、制御信号の固有の組み合わせに対して固有の制御セットが作成されます。7 シリーズ スライス内ではすべてのレジスタで制御信号が共有され、同じスライスにパックできるのは共通の制御セットを使用するレジスタのみなので、この概念は重要です。たとえば、ある制御セットを持つレジスタのロードが 1 つのレジスタのみの場合、そのレジスタが含まれるスライスにある残り 7 個のレジスタが使用できなくなります。

デザインに含まれる固有の制御セットの数が多すぎると、リソースが無駄に使用されたり、配置オプションが少なくなったりすることがあり、消費電力が増加して達成可能なクロック周波数が低下します。制御セットを少なくすると、配置のオプションが多くなり、柔軟性も向上するので、通常結果は改善します。

AMD UltraScale™ デバイスでは、CLB 内での制御セットのマップの柔軟性は高くなります。駆動されないリセットはスライス内でローカルに接続されるので、制御セットには含まれませんが、ロジックのグループを最大限に柔軟に配置できるようにするため、固有の制御セットの数を制限することをお勧めします。