制約が有効であることの確認 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語
電源/消費電力ヒント: 適切なタイミング制約が指定されたデザイン run がある場合は、AMD Vivado™ IDE で [Create Runs] コマンドを使用して複数のストラテジを作成してみます。各デザインに正確なスイッチング アクティビティ XDC 制約を使用して report_power コマンドを実行し、タイミングおよび消費電力の両方がベストな run を見つけます。

タイミング サマリ レポートの [Check Timing] セクションで、次を含むタイミング制約の適用範囲を確認します。

  • すべてのアクティブなクロック ピンにクロック定義が適用されている。
  • すべてのアクティブ パスの終点に、定義済みクロックに対する要件 (セットアップ/ホールド/リカバリ/リムーバル) がある。
  • すべてのアクティブな入力ポートに入力遅延制約が設定されている。
  • すべてのアクティブな出力ポートに出力遅延制約が設定されている。
  • タイミング例外が正しく指定されている。
    注意:
    制約にワイルドカードを過剰に使用すると、実際に適用される制約が意図したものと異なるものになることがあります。report_exceptions コマンドを使用して、タイミング例外の競合を特定し、各タイミング例外が適用されるネットリスト オブジェクト、タイミング クロック、タイミング パスを確認します。

check_timing に加え、設計手法レポート (TIMING および XDC チェック) で不正確なタイミング解析およびハードウェアの誤動作の原因となり得るタイミング制約が特定されます。レポートされたすべての問題を注意深く調べ、解決する必要があります。

注記: デザインのベースライン制約を作成する際、すべてのAMD IP 制約を使用する必要があります。ユーザー I/O 制約を指定してユーザー I/O 制約がないために check_timing および report_methodology で生成される違反を無視しないでください。