同期クロック乗せ換えパスの制限 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

別のクロック バッファーで駆動される同期クロック間のタイミング パスでは、共通ノードがクロック バッファーの前にあるので、スキューが大きくなります。つまり、共通ノードが最下位クロック ピンから離れており、タイミング解析で不必要に悪い見積もり部分が大きくなります。バランスの取られていないクロック ツリー間のタイミング パスでは、ソース クロック パスとデスティネーション クロック パス間の遅延差により、クロック スキューがさらに大きくなります。正のスキューは、セットアップ タイムを満たすのに役立つこともありますが、ホールド タイムのクロージャには悪影響を与えることがあります (逆の場合もあり)。

次の図では、3 つのクロックが使用されており、クロック内のパスとクロック間のパスが複数あります。MMCM で駆動される 2 つのクロックの共通ノードは、MMCM の外にあります (赤色のひし形)。MMCM 入力クロックと MMCM 出力クロック間のパスの共通ノードは、MMCM の前のネット上にあります (青色のひし形)。MMCM 入力クロックと MMCM 出力クロック間のパスでは、clkin_buf BUFGCE の場所と MMCM の補正モードによって、クロック スキューが非常に大きくなることがあります。

図 1. MMCM の入力および出力上に共通ノードを持つ同期 CDC パス

AMDでは、クロック スキューが許容範囲内であっても、同期クロック乗せ換えの数を制限することをお勧めします。また、スキューが異常に大きく、削減することが不可能な場合は、AMDではこれらのパスを非同期として扱い、非同期クロック乗せ換え回路をインプリメントしてタイミング例外を追加することをお勧めします。