密集によるネット遅延の削減 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

デバイスの密集は、クリティカル パスが密集したエリアの中または近くにある場合、またはデバイスの使用率が高く配置されたデザインの配線が困難な場合、タイミング クロージャの達成が困難になる原因となる可能性があります。多くの場合、密集により配線の実行時間が大幅に増加します。パスの配線遅延が見積もりよりも大きい場合は、デザインの密集度を解析して、密集を緩和するのに最適な手法を特定します。