有効な始点および終点 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

パス分割は、制約が適用されたときにツールによりログ ファイルでレポートされます。有効な始点および終点を使用すると、パス分割を回避できます。

始点
クロック、クロック ピン、シーケンシャル セル (セルの有効な始点ピン)、入力または入出力ポート。
[Endpoints]
クロック、シーケンシャル セルの入力データ ピン、シーケンシャル セル (セルの有効な終点ピン)、出力または入出力ポート。

パス分割の詳細は、 『Vivado Design Suite ユーザー ガイド: 制約の使用』 (UG903)このセクションを参照してください。