適切な RTL デザイン階層の定義 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

デザインの作成では、まずデザインをどのように論理的に分割するかを決定します。階層を考慮する際は、特定のファンクションを含むデザインの部分を分割することを考えます。これにより、特定の設計者が IP を個別に設計できるほか、コードを別にして再利用することもできます。

ただし、機能のみに基づいて階層を定義する場合、タイミング クロージャ、実行時間、およびデバッグのためにどのように最適化するかは考慮されません。階層プランニングの際に次についても考慮すると、タイミング クロージャを達成しやすくなります。