配線後の ECO を使用したネットの外部ピンへの接続 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

外部テスト装置を使用したデバッグのため、ネットを空いたデバイス ピンに接続することが必要な場合があります。この方法は、デザインの QoR に最小限の変更を加える必要がある問題や、ほかの方法では得られない測定を必要とする問題をデバッグする場合に便利です。デバイスにこの目的に使用可能な未使用の I/O がある場合は、これに通常エンジニアリング チェンジ オーダー (ECO) を使用できます。ECO フローを使用して配線済みデザインを変更する方法の詳細は、 『Vivado Design Suite ユーザー ガイド: インプリメンテーション』 (UG904)このセクションを参照してください。