配置解析 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

配置後にタイミング サマリ レポートを使用し、クリティカル パスをチェックします。

  • ネガティブ セットアップ タイム スラックが大きいパスは、タイミング クロージャを達成するため、制約が適切で完全なものであるかをチェックしたり、ロジックの再構築が必要な場合があります。
  • ネガティブ ホールド タイム スラックが大きいパスは、ほとんどの場合は正しくない制約またはクロッキング トポロジが原因であり、デザインを配線する前に修正する必要があります。
  • ネガティブ ホールド タイム スラックが小さいパスは、たいていは配線で修正されます。report_clock_utilization 後に place_design を実行して、クロック領域ごとのクロック リソースおよびロード数をレポートすることもできます。

配置の詳細は、 『Vivado Design Suite ユーザー ガイド: インプリメンテーション』 (UG904)このセクションを参照してください。