開発サイクルの初期段階の影響 - 2023.2 日本語

FPGA および SoC 用 UltraFast 設計手法ガイド (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 日本語

次の図に示すように、デザイン フローの初期段階 (C、C++、RTL 合成) の方が、後のインプリメンテーション段階よりもデザイン パフォーマンス、集積度、消費電力への影響が大きくなります。このため、デザインのタイミング目標が満たされない場合は、AMDではインプリメンテーション段階のみを繰り返してソリューションを見つけようとするのではなく、合成段階 (HDL および制約を含む) を見直すことをお勧めします。

図 1. フローの各段階におけるデザイン変更の影響