手順 1: Vivado の New Project ウィザードを使用したプロジェクトの作成 - 2023.2 日本語

Vivado Design Suite チュートリアル: インプリメンテーション (UG986)
Document ID
UG986
Release Date
2023-10-18
Version
2023.2 日本語
プロジェクトを作成するには New Project ウィザードを使用し、プロジェクト名を指定し、RTL ソース ファイルおよび制約ファイルを追加し、ターゲット デバイスを指定します。
  1. Vivado Design Suite 統合設計環境 (IDE) を開きます。
  2. [Getting Started] ページで Create Project をクリックして New Project ウィザードを開きます。
  3. Next をクリックします。
  4. [Project Name] ページで次を実行します。
    1. [Project name] に新しいプロジェクト名 project_ECO_lab を入力します。
    2. [Project location] に C:/Vivado_Tutorial と入力します。
    3. [Create project subdirectory] がオンになっていることを確認します。
    4. Next をクリックします。
  5. [Project Type] ページで次を実行します。
    1. 作成するプロジェクトのタイプを RTL Project に指定します。
    2. [Do not specify sources at this time] チェック ボックスはオフのままにします。
    3. Next をクリックします。
  6. [Add Sources] ページで次を実行します。
    1. [Target Language] を [Verilog] に設定します。
    2. Add Files をクリックします。
    3. [Add Source Files] ダイアログ ボックスで /src/lab4 ディレクトリに移動します。
    4. すべての Verilog ソース ファイルを選択します。
    5. OK をクリックします。
    6. ファイルが追加されたことを確認します。
    7. Add Files をクリックします。
    8. [Add Source Files] ダイアログ ボックスで /src/lab4/IP ディレクトリに移動します。
    9. すべての XCI ソース ファイルを選択し、OK をクリックします。
    10. ファイルが追加され、Copy sources into project がオンになっていることを確認します。
    11. Next をクリックします。
  7. [Add Constraints] ページで次を実行します。
    1. [Add] ボタン をクリックし、Add Files をクリックします。
    2. /src/lab4 ディレクトリに移動して ECO_kcu105.xdc を選択します。
    3. Next をクリックします。
  8. [Default Part] ページで次の操作を実行します。
    1. Boards をクリックし、Kintex-UltraScale KCU105 Evaluation Platform を選択します。
    2. Next をクリックします。
  9. [New Project Summary] ページを確認します。上記の手順で設定したとおりにデータが表示されていることを確認します。
  10. Finish をクリックします。
    注記: プロジェクトの初期化に少し時間がかかる場合があります。
  11. Vivado IDE の [Sources] ウィンドウで top を展開し、この演習のソース ファイルを確認します。