手順 5: ECO 変更のインプリメンテーション - 2023.2 日本語

Vivado Design Suite チュートリアル: インプリメンテーション (UG986)

Document ID
UG986
Release Date
2023-10-18
Version
2023.2 日本語
アップデートを配置配線する前に、ECO 中の変更により、インプリメンテーションを妨げるような無効な論理接続や論理的な問題が導入されていないかをチェックする必要があります。
  1. Vivado ECO Navigator で [Run] の下の Check ECO をクリックします。

    次の図に、ECO DRC で生成されたメッセージを示します。

    • 2 つのクリティカル警告は、ECO のため部分的に配線された信号によるもので、インクリメンタル配置配線でクリーンアップされます。
    • 警告メッセージは、駆動するロードのないデバッグ ハブ インスタンスのネットによるものです。この警告メッセージは無視しても問題ありません。
    • これら以外の警告メッセージはないので、変更をインプリメントできます。


    ロジックを追加したので、インクリメンタル配置を使用してロジックを配置し、その後インクリメンタル配線を実行してアップデートされたネット接続を配線します。

  2. Vivado ECO Navigator で [Run] の下の Place Design をクリックします。

    [Place Design] ダイアログ ボックスが開きます。ここで、place_design コマンドに追加のオプションを指定できます。このチュートリアルでは、追加のオプションは指定しません。

  3. OK をクリックします。

  4. Vivado によりインクリメンタル配置が実行されます。

    place_design が終了すると、[Tcl Console] ウィンドウにインクリメンタル配置サマリが表示されます。



    インクリメンタル配置サマリには、次の 2 つのセルに以前の配置が再利用されなかったことが示されています。

    • 新しい ECO_LUT3 セル (新たに配置)。
    • count_out_reg[7] セル (これを駆動する ECO_LUT3 が配置されたためアップデートが必要)。
  5. Vivado ECO Navigator で [Run] の下の Route Design をクリックします。

    [Route Design] ダイアログ ボックスが開きます。



    ECO 変更を配線するには、次の 4 つのオプションがあります。

    Incremental Route
    これがデフォルト オプションです。
    Route selected pin
    選択したピンのみを配線します。
    Route selected non-Power nets
    選択した信号ネットのみを配線します。
    Route selected Power nets
    選択した VCC/GND のみを配線します。

    ここでは、変更をインクリメンタルに配線するのが最適です。

  6. Incremental Route をオンにします。
  7. OK をクリックします。

    route_design が終了すると、[Tcl Console] ウィンドウにインクリメンタル配線サマリが表示されます。



    ほとんどのネットは配線し直す必要がなく、以前の配線が再利用されています。

    ヒント: 配線後に report_route_status を実行して、すべてのネットが配線されており、配線問題が発生していないことを確認することをお勧めします。これは、選択したピンまたはネットのみを配線しており、配線し残しているものがないことを確認する場合は特に重要です。
  8. [Tcl Console] ウィンドウで report_route_status コマンドを実行します。

    [Design Route Status] (デザイン配線ステータス) は次のようになります。



    ビットストリームを生成する前に、デザインの ECO DRC を実行します。

  9. ECO Navigator で Check ECO をクリックします。クリティカル警告が生成されないことを確認します。

  10. Vivado ECO Navigator で [Program] の下の Save Checkpoint As をクリックします。

    [Save Checkpoint As] ダイアログ ボックスが開きます。ディスクに書き込むチェックポイント ファイルの名前を指定してください。

  11. OK をクリックし、変更を保存します。

  12. Vivado ECO Navigator で [Program] の下の Generate Bitstream をクリックします。

    [Generate Bitstream] ダイアログ ボックスが開きます。

    BIT ファイルの名前を指定し、write_bitstream コマンドのオプションを指定できます。

  13. OK をクリックし、変更を含むビットストリームを生成します。

  14. Vivado ECO Navigator で [Program] の下の Write Debug Probes をクリックします。

    [Write Debug Probes] ダイアログ ボックスが開きます。



    デバッグ プローブの .ltx ファイルの名前を指定してください。

  15. OK をクリックし、デバッグ プローブ ファイル (LTX) を生成します。

    このコマンドを使用すると、デバッグ プローブ用の新しい .ltx ファイルを生成できます。[Replace Debug Probes] コマンドを使用してデバッグ プローブに変更を加えた場合は、そのアップデートした情報を新しいデバッグ プローブ ファイルに保存して、Vivado ハードウェア マネージャーに変更を反映させます。

  16. 手順 3: ボードでのデザインの検証の手順に従って、ハードウェア マネージャーを使用して生成したビットストリーム プログラム ファイルとデバッグ プローブ ファイルをターゲット FPGA にダウンロードし、ECO の変更を確認してください。