CIPS IP を含むデザインの作成 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計 (UG994)

Document ID
UG994
Release Date
2023-10-18
Version
2023.2 日本語

Control, Interface, and Processing System (CIPS) IP を使用すると、Versal アダプティブ SoC プロセッシング システム (PS)、プラットフォーム管理コントローラー (PMC)、SysMon、および PCIe CPM ブロックのさまざまな部分を設定できます。CIPS IP は、すべての Versal アダプティブ SoC デザインに含める必要があります。デザインで CIPS IP の PS 部分を使用しない場合でも、デバイスをブートするため CIPS IP の PMC 部分が必要です。CIPS IP は IP インテグレーターでのみ追加可能なので、このブロックは IP インテグレーターで設定およびインスタンシエートする必要があります。

注記: 1 つのデザインで使用可能な CIPS IP は 1 つのみです。

IP インテグレーターでは、CIPS IP にオプションのブロック オートメーションおよびボード オートメーションを使用できます。ブロック オートメーションでは、初期設定と、関連の IP ブロックへの接続が実行されます。ボード オートメーションは、選択したボード パーツにプリセットがある場合に、CIPS IP に特定の設定プリセットを適用します。ほかの IP にも、CIPS IP に接続する追加のペリフェラル/接続を実行するコネクション オートメーションがあるものがあります。次に、オートメーション機能の制限の一部を示します。

  • ブロック オートメーションを繰り返し実行することはできません。IP を IP インテグレーター キャンバスから削除して再度追加しない限り、2 回実行することはできません。
  • ブロック オートメーション、ボード オートメーション、およびコネクション オートメーションは、IP インテグレーターそれぞれ個別に実行されます。複数のオートメーションを実行すると、競合が発生する場合があります。
  • コネクション オートメーションでは、ハード インターフェイスは認識されません。

PMC および PS の詳細は、 『Versal アダプティブ SoC テクニカル リファレンス マニュアル』 (AM011) を参照してください。CIPS IP の詳細は、 『Control Interfaces and Processing System LogiCOREIP 製品ガイド』 (PG352) を参照してください。CPM の詳細は、 『Versal アダプティブ SoC CPM CCIX アーキテクチャ マニュアル』 (AM016) 『Versal Adaptive SoC CPM Mode for PCI Express 製品ガイド』 (PG346)、および 『Versal Adaptive SoC CPM DMA and Bridge Mode for PCI Express 製品ガイド』 (PG347) を参照してください。